TPM1EC
1. Penjelasan kondisi [Kembali]
Kondisi 4 Buatlah sebuah rangkaian Half Bridge Rectifier dengan kapasitor paralel sebagai filter. Beri sumber AC 6V dan jelaskan bagaimana gelombang output di osiloskop.
Jawab :
Rangkaian half bridge rectifier dengan kapasitor paralel sebagai filter, Diberi supply sumber sebesar 6V diserahkan hanya pada setengah siklus positif gelombang input karena dioda menghantarkan ketika polaritasnya positif. Jika tanpa filter, sinyal output gelombang berupa setengah gelombang dengan jedanya 0 pada siklus negatif. Ketika diberi kapasitor paralel sebagai filter, kapasitor menyimpan muatan pada saat dioda menghantarkan (siklus positif) dan melepaskan muatan ketika dioda tidak menghantarkan (siklus negatif). Akibatnya, gelombang output tidak lagi berbentuk setengah gelombang penuh dengan jeda 0, tetapi mejadi rata seperti gelombang DC dengan ripple.
Pada osiloskop, gelombang output ketika pengisian dan pelepasan kapasitor seperti gelombang setengah sinus yang bagian bawahnya terisi. Puncak gelombang sama dengan amplitudo puncak in AC, tetapi tidak turun hingga 0 tapi melandai sebelum diisi kembali pada siklus positif berikutnya. Semakin besar nilai kapasitornya, semakin rata gelombang DC yang ditampilkan pada osiloskop dan ripplenya semakin kecil.
2. Prinsip Kerja Kondisi [Kembali]
Prinsip Kerja dari rangkaian Half Bridge Rectifier dengan kapasitor paralel sebagai filter, Beri sumber AC 6V adalah ketika siklus positif, dioda pada kondisi forward bias mengakibatkan arus dapat mengalir menuju beban. Dengan kapasitor dipasang paralel dengan beban akan mengisi muatan (charging) hingga mendekati nilai tegangan puncak sumber AC. Ketika siklus negatif, dioda berada pada kondisi reverse bias akibarnya arus tidak ngalir/terputus dari sumber. Dengan kapasitor yang sudah terisi sebelumnya akan melepaskan muatannya(discharging) melalui beban hingga Vout tidak langsung turun menuju nol.
Keberadaan kapasitor, bentuk Voutnya menjadi lebih rata dibanding output half bridge rectifier tanpa filter. Gelombang haislnya Vdc berriple, dengan nilainya tetap lebih tinggi dan tidak kosong tiap setengah siklus negatif. Semakin besar nilai kapasitornya, proses pengosongan muatan menjadi lebih lambat akibatnya riak munceul semakin kecil. Jadi, Vout pada tampilan layar osiloskop semakin mendekati DC murni dan lebih stabil untuk digunakan sebagai catudaya.
3. Rangkaian Kondisi [Kembali]
4. Video Penjelasan Kondisi [Kembali]
5. Tugas Pendahuluan (Soft File) [Kembali]
Komentar
Posting Komentar